您的位置:黄埔信息网 >科普大全 > l型匹配电路(集总单元匹配网络设计基础介绍)

l型匹配电路(集总单元匹配网络设计基础介绍)

时间:2021-07-09 11:00:02来源:黄埔信息网

l型匹配电路(集总单元匹配网络设计基础介绍)集总单元匹配网络设计基础介绍:L型匹配电路的基本设计流程

匹配源端和负载端阻抗的示意图

我们可以如下分析图9.1(b)的电路:因为我们知道,为了满足匹配条件,并联组合(jB//RL)的总阻抗应该是RS + jX的复共轭,我们可以写:

集总单元匹配网络设计基础介绍:L型匹配电路的基本设计流程

从等式(9.2.1)我们得到RS和X与RL和B的关系如下:

集总单元匹配网络设计基础介绍:L型匹配电路的基本设计流程

和:

集总单元匹配网络设计基础介绍:L型匹配电路的基本设计流程

集总单元匹配网络设计基础介绍:L型匹配电路的基本设计流程

回顾前面的公式(1.6.5),我们注意到RL和B的并联组合的无载Q由Q = B*RL给出。因此,我们可以用并联组合的Q值来表示方程(9.2.2)和(9.2.3),如下:

集总单元匹配网络设计基础介绍:L型匹配电路的基本设计流程

和(忽略符号):

集总单元匹配网络设计基础介绍:L型匹配电路的基本设计流程

从等式(9.2.4)中我们注意到:

集总单元匹配网络设计基础介绍:L型匹配电路的基本设计流程

公式(9.2.6)意味着只有在RL / RS> 1时才能获得Q的实际值。如果不是这种情况,那么我们需要反转图9.1(b)中X和B的位置,换句话说B与源并联放置,而不是与负载并联。我们可以应用完全相同的设计程序,只将源视为负载,反之亦然。因此,我们可以用覆盖RS和RL的任何值的形式写出等式(9.2.6):

集总单元匹配网络设计基础介绍:L型匹配电路的基本设计流程

其中Rhigh是RS和RL的较高值,Rlow是两者中较低的值。直观地理解是:应该放置并联臂的另一种方式是考虑如果RL> RS则需要通过添加并联电阻来减小RL。另一方面,如果RL <RS则需要通过增加串联电阻来增加RL。

我们现在可以设置L型匹配电路的基本设计流程,以匹配电阻性负载,如下所示:

1.使用公式(9.2.6)计算给定RS和RL的Q值(根据(RL / RS)是大于还是小于1来记录并联臂的方向)。

2.从以下公式计算B:

集总单元匹配网络设计基础介绍:L型匹配电路的基本设计流程

3.从等式(9.2.5)计算X.

注意,上面步骤2中B的符号可以任意选择,因为负载是纯电阻的,我们可以自由选择B为电容性或电感性。

不同之处在于为B选择的电抗类型将决定L型匹配电路是否具有远离中心频率的高通或低通频率特性。如果选择B的正值(即,并联电容),则L型匹配电路将具有低通特性。如果选择B的负值(即,并联电感),那么L型匹配电路将具有高通特性。

我们现在将定义两种类型的L匹配网络,我们将其称为“类型1”和“类型2”,具体取决于并行元素相对于负载的位置,如图9.2所示。基于前面的讨论,很明显“类型1”和“类型2”分类本身是任意的,因为它取决于我们对“源”和“负载”的定义,它们可以随意互换。但是,为了清楚起见,我们将坚持使用这个术语。

集总单元匹配网络设计基础介绍:L型匹配电路的基本设计流程

通常,负载和源的阻抗将是复的。我们可以概括上述技术来覆盖复杂的ZL和ZS,如图9.2所示,首先仅考虑ZL和ZS的电阻部分,然后将电抗部分吸收到最终的匹配部件X和B中。

为简单起见,我们将分析限制在最常见的情况,即我们需要将复杂负载ZL与系统特性阻抗Zo匹配。如前所述,是否使用类型1或类型2匹配网络的选择将取决于负载的电阻部分RL和Zo之间的关系。正如纯电阻负载的情况所示,并联元件jB应与RL或Zo中较大者并联放置,换句话说:

关于我们| 广告服务| 诚聘英才| 联系我们| 友情链接| 免责申明| 网站地图
Powered by www.huangpujs.cn 版权所有